Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-009968

(43) Date of publication of application: 16.01.1988

(51)Int.Cl.

H01L 27/14 H01L 21/76 H04N 5/335

(21)Application number : **61-152707**

(71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing:


01.07.1986

(72)Inventor: OOTA YOSHINORI

(54) ELEMENT ISOLATION OF ELECTROSTATIC INDUCTION TRANSISTOR IMAGE SENSOR

(57) Abstract:

PURPOSE: To invert an Si surface in the bottom of a trench even under any bias conditions, and to form a parasitic channel by increasing the first impurity concentration of a first semiconductor substrate being in contact with the cut trench in the first semiconductor substrate containing a first impurity and isolating an element.



CONSTITUTION: A trench is dug to an Si substrate on which an epitaxial layer 2 is shaped, and an N-type impurity is doped to Si on the inside of the trench by using Pocl3, phosphorus-doped SiO2, arsenic-doped SiO2, etc., as an Si surface except the trench is left as it is masked. Si in the trench is insulated by a thin thermal oxide film 26, and the trench is buried with non-doped

polysilicon 27. Polysilicon 27 in the trench and the surface of the Si substrate are oxidized to form a thick oxide film 28, and subsequent processes are executed, thus shaping a p+ gate 29. Accordingly, the threshold of a parasitic MOS transistor can be increased, and channels between gates in adjacent elements can be turned OFF at all times even under any bias conditions during the operation of an image sensor.

LEGAL STATUS

Searching PAJ Page 2 of 2

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

®日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A)

昭63-9968

@Int_Cl_4

識別記号

庁内整理番号

码公開 昭和63年(1988)1月16日

H 01 L 27/14 21/76 H 04 N 5/335 A-7525-5F L-7131-5F

C - 8420 - 5C

審査請求 未請求 発明の数 2 (全7頁)

60発明の名称

静電誘導トランジスタイメージセンサの素子分離法

②特 顧 昭61-152707

20出 頤 昭61(1986)7月1日

砂発明者 太田

好 紀

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

②出 願 人 オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

砂代 理 人 弁理士 最上 健治

明福書

1. 発明の名称

静電誘導トランジスタイメージセンサの素子分 想法

- 2. 特許請求の範囲
- (II) 静電誘導トランジスタを光電変換素子として 構成されるイメージセンサの第1不純物を含む 第1半導体基板に得を限り、協構の内面に協議 膜を被着しポリシリコンで消を埋め戻して素子 を分離する方法において、前記簿に接する第1 半導体基板の第1不純物濃度をあめることを特 徴とする静電誘導トランジスタイメージセンサ の妻子分類法。
- (2) 前記簿の底部に接する第1半導体基板の第1 不純物温度を選択的に高めることを特徴とする 特許請求の範囲第1項記載の静電誘導トランジ スタイメージセンサの素子分程法。
- (5) 静電鉄導トランジスタを光電変換素子として 構成されるイメージセンサにおいて、第1不能 物を含む第1半導体基版に沸を掘り、旋構の側

面にのみ追縁膜を被者し、ポリンリコンで溝を 埋め戻すことを特徴とする静電誘導トランジス タイメージセンサの電子分離法。

- (4) 前記ポリシリコンは、アンドープポリシリコンであることを特徴とする特許請求の範囲第3項記載の静電誘導トランジスタイメージセンサの業子分離法。
- (5) 前記ポリシリコンは、第1不純物を含むポリシリコンであることを特徴とする特許請求の範囲第3項記載の静電誘導トランジスタイメージセンサの電子分類法。
- (6) 前記簿の側面にのみ絶縁膜を被者し、接得の 底部の第1半導体基板の第1不純物濃度を高め た後、ノンドープポリシリコンで埋め戻すこと を特徴とする特許請求の範囲第3項記載の静電 誘導トランジスタイノージセンサの素子分組法。
- 3. 発明の詳細な説明

(産業上の利用分野)

この発明は、静電鉄路トランジスタ(SIT)を 光電変換素子として構成されるイメージセンサの 煮子分類法に関する.

〔従来の技術〕

:

近年、退像デバイスの固体化は急速に進みつつあり、例えばCCD型、MOS型固体退像素子を用いたビデオカメラが市場に出回っている。固体退像素子の応用分野はホームビデオカメラに限らず、視覚センサとして工業用ロボット、防犯カメラ、天文観測、スチルカメラ等の多方面に広がっている。かかる固体退像素子に対する要求項目の一つに高感度化がある。スチルカメラの実用化、映像の高品質化、ビデオカメラの超小型化に対する強いニーズに応えるためには、過像素子の高感度化が必須の要件になっている。

SITを光電変換素子として用いるラインセンサや固体退像君子は、光電荷を素子内部で増幅できるため、高感度イメージセンサとしての期待が持たれている。第6図はSITイメージセンサが高感度であることに着目して、1つのセル寸法を縮小し、微細なセルで構成したSITイノージセンサのセルの断面を示す図であり、n・基板1を

光電荷によるゲート電位の増加分が、光信号読み出し期間中に、ポリシリコン7.ゲート酸化限6.p・ゲート拡散層4からなるゲート容量を介して、p・ゲート拡散層4に加えられるゲートパイアス電圧に加算されるため、ソース拡散層5とドレイン基版1との間には光電荷の蓄積量に対応する大きな出力電波が流れ、光信号が読み出される。

ドレインとし、その上に成長させた n ・ エピタキシャル暦 2 内にトレンチ分離部 3 で分離された S I Tセル i . 8 . 8 がアレイ状に配置されている 状態を示している。1 つのセルは p ・ 拡散層 4 で形成されるゲート、浅い n ・ 拡散層 5 で形成されるゲート、浅い n ・ 拡散層 5 で形成された ひっこれ 及びゲート容量を形成する ための ほいゲート酸化腺 6 及び b 酸化 腰 6 上に形成された ポリシリコン 7 、 並びにソースを形成する n ・ 拡散 間 5 からコンタクトを取るためのポリシリコン 8 からなっている。そしてゲート酸化腺 6 . ソース 拡散層 5 以外のシリコン表面は厚い酸化腺 9 で 積われている。

このように構成されているSITセルにおける 光電変換は、p・ゲート拡散層 4. n・エピタキ シャル暦 2. n・ドレイン苔板 1 からなるpin ホトダイオードで行われる。光質積期間に、この ホトダイオードは逆パイアスされ、光入射によっ て発生する電子はn・ソース拡散層 5 かn・ドレ イン芸板 1 へ逸げ、ホールはp・浮遊ゲート拡散 層 4 に苔積され、ゲート電位を上昇する。そして

類6図のSITセルIは、n・基板1まで到達する深いトレンチ分離部3によってSITセルI. IIから絶縁される。トレンチ分離部3はポロン拡散に対するストッパとしても働くので、トレンチ分離部3を形成してからp・ゲート拡散を行えば、p・ゲート拡散層4はトレンチ分離部3とp・ゲート拡散層4とを直接接触させることができるので、トレンチ分離法はSIT微細化セルの分離法として通しているものである。

(発明が解決しようとする問題点)

トレンチ分離法をSITセル分離に用いる時に、 注意すべき点は、アレイ動作において隣接。ゲートに異なる電圧が加わった時に、回り、ゲート 間に寄生チャネルができる可能性があることである。例えば第7図心に示すように、トレンチ分離 部15が遠くトレンチ底部16の不純物環度が低い場合には、隣接ゲートC」、CIC異なる電圧、例え ばゲートC」に電圧 V。が加わっていると、トレンチ側面17及び底部16のN型シリコン表面が反転 しP型チャネル18を形成し、両ゲートCi. Ciが 専通してしまう可能性がある。

第1図のの等価回路を第1図のに示す。SITのドレイン落板1には、アレイ動作中一定の正電 EV。が加えられており、分離部15内のポリシリコン19にはゲートG。の電圧V。が寄生容量C。 とC。とに分割されて加わるので、トレンチ内ポリシリコン19の電圧V。。は次式で与えられる。

. . .

$$V_{ros} \simeq \frac{C_s}{C_1 + G_s} \cdot V_{so} \simeq \frac{1}{2} V_{ss}$$

トレンチ内ポリシリコン19は通常ノンドープなので非常に大きな抵抗20を持っており、ポリシリコン19の電圧はゲート電圧 V.の変化に瞬時に追随して上式の値になることはないが、瞬接ゲート G.、G.間に寄生容量 C.、C.と寄生抵抗20でパイアスされる浮遊寄生 M O S トランジスタ21が存在することになり、これは正常なアレイ動作を阻害することになりかねない。

上記第6図と第7図以には、それぞれ極端な例 として、トレンチ分離部の底部がn・基板1まで

ところが深いトレンチを形成するには異方性エッチングのための厚いマスクが必要であり、更に異方性エッチング処理にも長時間を要するため、プロセスの負担が増すのみならず、異方性エッチングによる損傷がデバイス特性に悪影響を与えることも考えられる。

以上のように、SITイメージセンサのセル間分離を行うためトレンチ分離方式を用いた場合、 に接するセルのp・ゲート間に電位差が生ずると、 両p・ゲートをソース・ドレインとし、トレンチ 分離部を浮遊ゲートとする寄生MOSトランジスタがONすることにより、誤接するセルのp・ゲート間が認過し、セル分離が阻害されるお下れがある。この寄生MOSトランジスタがONである。この寄生MOSトランジスタがONで高限はトレンチでは(トレンチ底部での不純物濃度)、トレンチではである。とができるが、トレンチではではではではであることができるが、トレンチではは回値を高くすることができるが、トレンチでははいている場合には、前記の如く権々の問題点が生ずる。

本発明は、従来のSITイメージセンサの素子

達している場合と、トレンチ分類部の底部がエピタキシャル路 2 内にありおトレンチ底部16の不能物温度が十分低い場合を示した。実際のSITイメージセンサのエピタキシャル間の不能物温度の設さ方向のプロファイル b は、第 8 図に示するでプロセス中の熱処理の影響を受けて、n・ 基低からSbがエピタキシャル層 裏面に向かって拡散するため、エピタキシャル層形成時の不能物速度プロファイル a とは大きく異なり、徐々に変化している。

このようなエピタキン+ル層不能物濃度のプロファイルと動作中のデバイス各部の電圧を考慮して、課後p・ゲート間に寄生チャネルが形成されるのを防ぐのに十分なトレンチ深さを決める必要がある。しかし、トレンチ下のSi 及転を反転させるための関値電圧は、トレンチ下のSi O。/Si 界面単位密度等に依存して不安定であることも考えられ、したがって寄生チャネルの形成を完全に防ぐためには、十分余裕をもって深いトレンチを偲ることで対処せざるを得ない。

分離にトレンチ分離方式を用いた場合における上記問題点を解決するためになされたもので、SITを光電変換索子として構成されるラインセンサあるいは固体過像装置等のイメージセンサにおいて、デバイスの動作中のどのようなバイアス条件下においても、トレンチ底部のSI表面が反転して寄生チャネルが形成されることのないトレンチ分離による素子分離法を提供することを目的とする。(問題点を解決するための手段及び作用)

上記問題点を解決するため、本願第1発明は、 静電談事トランジスタを光質変換案子として構成 されるイメージセンサの第1不純物を含む類1半 事件を握り、協議の内面に絶縁膜を超りを しポリシリコンで海を埋め戻して素子を分別型する 力法において、前記簿に接する第1半項体基板の 第1不純物濃度を高めて素子を分別であ り、また第2発明は、前電流スイメージセンのあ り、また第2発明は、だされるイメージセンであ で変換案子として構成されるイメージセンに での側面にのみ絶縁膜を被若し、ポリシ コンで講を埋め戻して素子を分離するものである。 素子分離法を上記第1発明のように構成することにより、寄生MOSトランジスタの閾値を上げることができるので、イメージセンサの動作中のどのようなバイアス条件下においても、膿接素子のゲート間のチャネルを常時オフにしておくことができ、良好な素子分離を行うことができる。 生MOSトランジスクを除去して膿接素子のゲート間に寄生チャネルの形成を関止することができ、良好な素子分類を対して膿接素子のゲート間に寄生チャネルの形成を関止することができ、良好な素子分類を対ることができる。

(実施例)

٠..

以下実施例について説明する。

先に第7図W. 図において示した、隣接セルのp・ゲートG. G.とトレンチ分離部15で構成される寄生MOSトランジスタのチャネル18を常時オフにしておくには、SITアレイ動作中にトレンチ内ポリシリコン19に容量C. C.を介して加わる負電圧よりも、寄生MOSトランジスタの関値を負債に設定しておけばよい。そしてこの寄生

MOSトランジスクはPチャネルなので、寄生MOSトランジスタの閾値を上げるには、トレンチ直下のN型不統物違底を上げればよいことになる。

斯1図は、トレンチ側面及び底部のSi表面付近 のN型不能物調度を上げた本間第1発明の実施例 を示す図であり、第2図は、トレンチ底部のSi表 面切皮を上げた、他の実施例を示す図である。第 1図に示した構成のトレンチ分割構造を作成する には、まず酸化膜等をマスクにして、エピタキシ +ル暦2を形成したSI基板にトレンチを抑り込み、 トレンチ以外のSi安固をマスクしたまま、Pocl。 、リンドープSIO』、ヒ素ドープSIO。等を用い てトレンチ内側のSiにN型不純物をドープする。 第1図において、25はこのドーピングによってN 型词度を上げた部分である。ドーピングの際に形 成されたPSG、AsSGを除去し、輝い热酸化膜 26でトレンチ内51を追録した後、ノンドープポリ シリコン27でトレンチを埋め込む。その後、トレ ンチ内ポリシリコン27及びSI基板衷面を放化して 厚い敵化膜28を形成し、次いで以後のプロセスに

進み、p・ゲート29を形成する。

一方、第2図に示したトレンチ分離構造を作成 するには、厚い酸化膜等をマスクにしてSI芸板に トレンチを備り込み、トレンチ内SIを頂い熱酸化 膜等31で絶縁した後、リンやヒ素の垂直イオン注 入でトレンチ底部のSIにのみ選択的にN型不純物 を導入する。この時導入したN型不純物によって トレンチ底郎にN型暦32が形成される。トレンチ はノンドープポリシリコン33によって埋め戻され、 トレンチ内ポリシリコン33とSi 表面とを厚い酸化 膜34で覆い、以後のプロセスに進み、p・ゲート 35等を形成する。この構成例ではトレンチ底部に のみ選択的にN型周32が形成されるので、このN 型暦32とヮ゜ゲート35とは直接には接触しない。 したがって寄生MOSトランジスクの閾値を大き くとるためにN型層32の過度を十分高く選んでも、 p.ゲート35との耐圧は高くできる。なお、第1 図に示した実施例では、N型暦25とp:ゲート29 とが直接接触しているため、N型暦25の温度を高 くするのには限界がある。

先に述べたように、隣接セルのp・ゲート間に 寄生MOSトランジスタが形成されることによっ て、珂り、ゲート間にチャネルができるものであ るから、このチャネルの発生を阻止するには寄生 MOSトランジスタを除去してやればよい。第3 図のは、このように構成した本願第2発明の実施 例を示す図である。トレンチ側面引は深い熱酸化 膜等の逸縁膜42で絶縁し、トレンチ底部43は基仮 のSIが露出した状態でトレンチ内にノンドープポ リシリコン44を埋め込む。このトレンチ分類構造 の等価回路を第3図BIに示す。両p・ゲートC」。 C: が容量C: C:を介してノンドープポリシリ コン44に投続される。ノンドープポリシリコン44 は極めて大きな抵抗Rをもつ導体とみなされるの で、この抵抗Rを通してドレイン包圧V。に接続 される.

この実施例では、トレンチ底部43は、誤接セルのp・ゲート間に極めて大きな電位遊が存在し、p・ゲート45とn・エピタキシ+ル層 2 の間の空 乏層がトレンチ底部に達することがない限りN型 のままであり、したがって、チャネルは生じない。 この時、トレンチ底部43の51電位は V. である。 第3図のにおいて46で示した部分がトレンチ底部 43の51に相当する。

·. :

ところで、この構成においてトレンチが扱かったり、エピタキシャル暦2の不被物環度が低く容易に空乏化する場合には、p・ゲート45とエピタキシャル暦2の間にできる空乏層がトレンチ底部43にまで連することがありうる。この時、5i 基板2とポリシリコン44の界面付近に存在する単位で発生する過剰な電荷により、大きな暗出力を発生するおそれがあると同時に、この空乏層が誤のセル内に侵入するとスミアの原因になり、極端な場合には誤投セルのp・ゲート間にバルクチャネルを形成する可能性も出てくる。

類4図に示す実施例が、この欠点を解決したものである。この実施例は厚い酸化膜をマスクにしてSI基板にトレンチを振り込み、トレンチ裏面を酸化した後、トレンチ底部の酸化膜のみ異方性エッチングで除去し、トレンチ底部にN型不能物を

イオン注入してから、ノンドーアポリシリコン51 で理め込むものである。この構造ではトレンチ側 面は絶縁限52で保護され、協接セルのp・ゲート 53、54が接触することはないし、トレンチ底部58 にはN型層55が形成され、p・ゲート53あるいは 54とn・エピタキシャル層2の間にできる空乏層 が、トレンチ底部56を空乏化することはない。ま たこの時のN型層の過度は十分高く道ぶことがで きるので、確実に君子分離ができると同時に、p・ ゲート53、54とN型層55とが直接接触することが ないので、両者の接合耐圧は十分高くとることが できる。

更に、プロセス中の熱工程を通してN型層55からノンドープポリシリコン51へN型不純物が拡散することにより、ポリシリコン51がドーピングされ、ポリシリコン全体がn 基板 1 と同じ正質位にパイアスされる。

このパイアスによりトレンチ側面のS157は、p・ゲート53、54の電位にあまり影響されずに否積層にしておくことができる。これはトレンチ側面の

SIO。 組縁膜52とSi57の界面に存在する界面単位 を常に電子で埋めておくことができるので、界面 単位からの過剰な電荷発生を助ぐことができ、し たがって暗出力を小さく抑えるのに有効である。

類4図に示した第2実施例の効果、すなわち、トレンチ底部を常にN型に保つことによって確実に素子分離ができ、またトレンチ内ポリシリコンがn・基板と同じ正理位になるのでトレンチ例面のSiを否積層とすることができ、関にp・ゲートとトレンチ底部のn・拡散層との耐圧を高くすることができるという効果を、より確実に引き出すことができるようにした他の実施例を第5図に示す

最初にノンドーブポリシリコンとして堆積してから、Pocl、等でN型にドーブしてもよい。このようにドーブトポリシリコン6Iでトレンチを埋め戻すことにより、ポリシリコンを低低抗導体とみなすことができると同時に、高速度N型不能物拡散源として扱うことができる。なお63はp・ゲートである。

また第4図に示した第2実施例のイオン注入によってトレンチ底部にn・層を形成する方法では、トレンチ形状やイオンの入射角度等によってトレンチ側面にもN型不純物が導入されるおそれがあるので、p・ゲート53、54とN型層55、すなわちドレイン基板1との耐圧低下を招く危険性がある。しかし、この第5図に示した第3の実施例では、このような不都合は生じない。

(発明の効果)

以上実施例に基づいて説明したように、本願各 発明によれば、高密度SITイメージセンサの君 子分類を1 μ m 程度の平面寸法で行える複分粒方 式において、海の底部あるいは底部と側面の半路 体基板の表面が、イメージセンサ動作中のいずれのパイアス条件下でも速度型を反転させることがないように構成したので、膿接素子のゲート間に 寄生チャネルが形成されることがなくなり、良好な素子分離が得られる。

4. 図面の簡単な説明


第1回は、本願第1発明の一実施例によるSITイメージセンサの優略断面を示す図、第2回は、第1発明の第2実施例によるSITイメージセンサの優略断面を示す図、第3回四は、本願第2発明の一実施例によるSITイメージセンサの優略所面を示す図、第3回回は、その等価回路を示す図、第3関明の第2を施例によるSITイメージセンサのの第3実施例によるSITイメージセンサの優略断面を示す図、第1回の第3実施例によるSITイメージセンサクの概略が面図、第1回の第6回により形成したなSITイメージセンサクの概略が面図により形成したなSITイメージセンサクの概略が面図、第1回回は、第1回回は、その等価回路を示す説明図、第1回回は、その等価回路を示す説明図、第1回回は、その等価回路を示す説明図、第1回回は、その等価回路を示す説明図、第1回回は、その等価回路を示すが明図、第1回回は、その等価回路を示すが表現である。第1回回は、その等価回路を示す説明図、第1回回は、第1回回は、第1回回は、第1回回は、第1回回は、第1回回は、第1回回は、第1回回は、第1回回は、第1回回路の表記を示する。第1回路のの第1回路が面に対している。第1回路のの第1回路が面に対している。第1回路のの第1回路が面に対している。第1回路のの第1回路が面に対している。第1回路が面に対している。第1回路が面に対している。第1回路が面に対している。第1回路が面に対している。第1回路が面に対している。第1回路が面に対している。第1回路が面に対している。第1回路が面に対している。第1回路が面に対している。第1回路が面に対している。第1回路が面には、第1回路が面には、第1回路が面には、第1回路が面には、第1回路が面には、第1回路が面には、第1回路が面には、第1回路が面には、1回路が面にはは、1

す図、第8図は、SITイメージセンサのエピタ キシャル暦の不能物温度の深さ方向のプロファイ ルを示す図である。


図において、1はn・基板、2はn・エピタキシャル層、25はN型層、26は熱酸化膜、27はポリシリコン、28は酸化膜、29はp・ゲート、31は熱酸化膜、32はN型層、33はポリシリコン、34は酸化膜、35はp・ゲート、41はトレンチ側面、42は 追縁膜、43はトレンチ底部、44はノンドープポリシリコン、45はp・ゲート、51はノンドープポリシリコン、52は 追縁膜、53、54はp・ゲート、55 は N型層、56はトレンチ底部、61はドープトポリシリコン、62は n・拡散層、63は p・ゲートを示す


特許出願人 オリンパス光学工業株式会社 代理人弁理士 最 上 健 治 迎迎 (で)でご






第 2 図






第 4 図



第 5 図



第 6 図

